VHDLおよびVerilog：2最も人気のあるハードウェア記述言語（HDL）のためのクイックリファレンスマニュアル。このアプリは、エンジニアのために、エンジニアによって書かれている（エンジニア以外の別の頭字語が含まれているVHDLのような頭字語を作成します！）すべてのは、VHDLで構築については、Verilogで同等を提供し、その逆も同様。 FPGAやASIC用のカスタムデジタル論理設計経験豊富な？電気工学の学生はちょうどロープを学ぶ？このアプリはあなたのためです。

両方の言語のためのすべてのキーワード、演算子、およびデータ·タイプの+検索可能な辞書。

+ハンドブックは、一つ一つの参考のために簡単な例を提供しています

各言語で+一般的な機能

VHDLのための+すべて事前に定義された属性

+すべてのプリミティブゲートおよびVerilogのために強みをドライブ

+言語によるフィルタ（VHDL、Verilogの、または両方）

言語要素によって+フィルター（キーワード、演算子、属性、データタイプ、等）